Portas Lógicas

Cartões · 30

Porta AND (E)

Saída é 1 apenas se todas as entradas forem 1. Tabela Verdade (A, B -> Y): (0,0->0), (0,1->0), (1,0->0), (1,1->1).

Porta OR (OU)

Saída é 1 se pelo menos uma entrada for 1. Tabela Verdade (A, B -> Y): (0,0->0), (0,1->1), (1,0->1), (1,1->1).

Porta NOT (INVERSORA)

Inverte o valor do sinal de entrada. Tabela Verdade (A -> Y): (0->1), (1->0).

Porta NAND (NÃO-E)

Inverso da porta AND. Saída é 0 apenas se todas as entradas forem 1. Tabela Verdade (A, B -> Y): (0,0->1), (0,1->1), (1,0->1), (1,1->0).

Porta NOR (NÃO-OU)

Inverso da porta OR. Saída é 1 apenas se todas as entradas forem 0. Tabela Verdade (A, B -> Y): (0,0->1), (0,1->0), (1,0->0), (1,1->0).

Porta XOR (OU Exclusivo)

Saída é 1 se as entradas forem diferentes entre si. Tabela Verdade (A, B -> Y): (0,0->0), (0,1->1), (1,0->1), (1,1->0).

Porta XNOR (NÃO-OU Exclusivo)

Inverso da porta XOR. Saída é 1 se as entradas forem iguais. Tabela Verdade (A, B -> Y): (0,0->1), (0,1->0), (1,0->0), (1,1->1).

Porta BUFFER

Reproduz na saída o mesmo valor da entrada sem alterar a lógica. Tabela Verdade (A -> Y): (0->0), (1->1).

Porta NAND de 3 Entradas

Saída é 0 somente quando A, B e C forem 1. Tabela Verdade (A,B,C -> Y): (0,0,0->1), (0,1,1->1), (1,1,1->0), etc.

Porta NOR de 3 Entradas

Saída é 1 somente quando A, B e C forem 0. Tabela Verdade (A,B,C -> Y): (0,0,0->1), (1,0,0->0), (1,1,1->0), etc.

Porta AND de 3 Entradas

Saída é 1 somente quando A, B e C forem 1. Tabela Verdade (A,B,C -> Y): (1,1,1->1), qualquer outra combinação resulta em 0.

Porta OR de 3 Entradas

Saída é 0 somente quando A, B e C forem 0. Tabela Verdade (A,B,C -> Y): (0,0,0->0), qualquer outra combinação resulta em 1.

Lógica Universal: NAND

Porta capaz de implementar qualquer outra função lógica (NOT, AND, OR) combinando apenas circuitos NAND.

Lógica Universal: NOR

Porta capaz de implementar qualquer outra função lógica (NOT, AND, OR) combinando apenas circuitos NOR.

Inversor tri-state (Três Estados)

Possui estados 0, 1 e Alta Impedância (Z). Quando desabilitado (Enable=0), desconecta a saída do circuito.

Buffer tri-state (Três Estados)

Passa o sinal de entrada para a saída apenas quando habilitado; caso contrário, fica em alta impedância (Z).

NOT feito com NAND

Conecta-se ambas as entradas de uma NAND juntas. Tabela Verdade (A -> Y): (0->1), (1->0).

AND feito com NANDs

Passa a saída de uma porta NAND por uma inversora (NAND configurada como NOT). (0,0->0), (1,1->1).

OR feito com NANDs

Inverte-se cada entrada individualmente com NOTs/NANDs e aplica-se o resultado a uma porta NAND.

NOT feito com NOR

Conecta-se ambas as entradas de uma porta NOR juntas. Tabela Verdade (A -> Y): (0->1), (1->0).

OR feito com NORs

Passa a saída de uma porta NOR por uma inversora (NOR configurada como NOT). (0,0->0), (1,1->1).

AND feito com NORs

Inverte-se cada entrada individualmente com NOTs/NORs e aplica-se o resultado a uma porta NOR.

Porta AND com entrada invertida (A AND NOT B)

Saída é 1 apenas se A=1 e B=0. Tabela Verdade (A, B -> Y): (0,0->0), (0,1->0), (1,0->1), (1,1->0).

Porta OR com entrada invertida (A OR NOT B)

Saída é 0 apenas se A=0 e B=1. Tabela Verdade (A, B -> Y): (0,0->1), (0,1->0), (1,0->1), (1,1->1).

XOR com 3 Entradas (Paridade Ímpar)

Saída é 1 se o número de entradas em nível alto (1) for ímpar. Tabela: (1,0,0->1), (1,1,1->1), (1,1,0->0).

XNOR com 3 Entradas (Paridade Par)

Saída é 1 se o número de entradas em nível alto (1) for par ou zero. Tabela: (0,0,0->1), (1,1,0->1), (1,1,1->0).

Porta Mux 2:1 (Multiplexador)

Seleciona uma de duas entradas com base no sinal de seleção S. Y = (A AND NOT S) OR (B AND S).

Porta Demux 1:2 (Demultiplexador)

Roteia uma entrada para uma de duas saídas com base no sinal S. Y0 = Entrada AND NOT S, Y1 = Entrada AND S.

Lógica Positiva vs Negativa

Na lógica positiva, 1 representa VCC e 0 representa GND. Na lógica negativa, 1 representa GND e 0 representa VCC.

Porta Maioria (Majority Gate - 3 entradas)

Saída é 1 se a maioria das entradas (pelo menos duas) for 1. Tabela: (0,1,1->1), (1,0,1->1), (0,0,1->0).